![](https://static.youtibao.com/asksite/comm/h5/images/m_q_title.png)
[主观题]
在图所示的边沿JK触发器中,加入图示的输入波形,画出触发器Q和输出端的波形。
在图所示的边沿JK触发器中,加入图示的输入波形,画出触发器Q和输出端的波形。
查看答案
![](https://static.youtibao.com/asksite/comm/h5/images/solist_ts.png)
在图所示的边沿JK触发器中,加入图示的输入波形,画出触发器Q和输出端的波形。
主从型JK触发器组成图(a)所示电路,输入波形如图(b),触发器的初始状态为Q=0,画出各触发器输出Q端的波形。
试画出下图所示输入波形的作用下,上升和下降边沿JK触发器的输出波形。设触发器的初态为“0”(Q=0)。
在图所示的主从RS触发器中,加入图示的S、R和CP波形,画出触发器Q和输出端的波形。假设触发器的初始状态为0。
在图所示的同步D触发器中,加入图示的D和CP波形,画出触发器Q和输出端的波形。假设触发器的初始状态为0。
TTL边沿JK触发器如图7-43(a)所示,输入CP、J、K端的波形如图7-43(b)所示,试对应画出输出Q和端的波形。设触发器的初始状态Q=0。
在图所示的由与非门组成的基本RS触发器中,加入图示的S和R波形,画出触发器Q和输出端的波形。假设触发器的初始状态为0。
主从型JK触发器组成的逻辑电路如图4.2.17(a)所示,输入波形如图4.2.17(b)所示,画出输出端的波形。设触发器的初始状态为Q=0。