3线-8线译码器的设计
实验要求
用原理图输入设计法或Verilog HDL文本输入设计法设计3线-8线译码器CT74138电路,建立CT74138的实验模式。通过电路仿真和硬件验证,进一步了解3线-8线译码器的功能和特性。
设计原理
3线-8线译码器CT74138的元件符号如图所示,3线地址输入端为C、B和A;8线译码输出端为Y7N~Y0N,低电平有效;G1、G2AN和G2BN是使能控制输入端,当G1、G2AN和G2BN为1、0和0时,译码器工作,当它们不是“100”时,译码器被禁止工作,全部输出均为无效电平(高电平“1”)。
A.译码是编码的逆过程
B.译码器的功能是将输入的二进制代码译成对应的输出信号或者另一种形式的代码
C.译码器通常是一个单输入多输出的组合逻辑电路
D.二进制译码器是一种常见的译码器