首页 > 大学专科> 电子信息> 计算机类
题目内容 (请给出正确答案)
[主观题]

某指令流水线分为五级,分别完成取址(IF)、译码并取数(ID)、执行(EX)、访存(MEM)、写结果(WR)。设完成

某指令流水线分为五级,分别完成取址(IF)、译码并取数(ID)、执行(EX)、访存(MEM)、写结果(WR)。设完成各阶段操作的时间依次为90 ns、60 ns、70 ns、1 00 ns、50 ns。试问流水线的时钟周期应取何值?若第一条和第二条指令发生数据相关,试问第二条指令需推迟多少时间才能不发生错误?若相邻两条指令发生数据相关,而不推迟第二条指令的执行可采取什么措施?

查看答案
答案
收藏
如果结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能还需要:
您的账号:
发送账号密码至手机
发送
安装优题宝APP,拍照搜题省时又省心!
更多“某指令流水线分为五级,分别完成取址(IF)、译码并取数(ID…”相关的问题
第1题
今有四级流水线,分别完成取指(IF)、译码并取数(ID)、执行(EX)、写结果(WR)四个步骤。假设完成各步操
今有四级流水线,分别完成取指(IF)、译码并取数(ID)、执行(EX)、写结果(WR)四个步骤。假设完成各步操作的时间依次为100 ns、100 ns、70 ns、50 ns。 (1)流水线的时钟周期应取何值? (2)若相邻的指令发生数据相关,那么第二条指令安排推迟多少时间才能不发生错误? (3)若相邻两指令发生数据相关,而不推迟第二条指令的执行,可采取什么措施?

点击查看答案
第2题
假设有4级流水线分别完成取指令、指令译码、执行运算、结果写回四步操作,完成各步操作的时间依次为1
00 ns、100 ns、80 ns、50 ns。 试问:(1)流水线的操作周期应设计为多少? (2)若相邻两条指令发生数据相关,而且在硬件上不采取措施,那么第二条指令要推迟多少时问进行? (3)如果在硬件设计上加以改进,至少需推迟多少时间?

点击查看答案
第3题
假设指令流水线分取指(IF)、译码(ID)、执行(EX)、回写(WR)四个过程段,共有10条指令连续输入此流水线
假设指令流水线分取指(IF)、译码(ID)、执行(EX)、回写(WR)四个过程段,共有10条指令连续输入此流水线。 (1)画出指令周期流程。 (2)画出非流水线时空图。 (3)画出流水线时空图。 (4)假设时钟周期为100 ns,求流水线的实际吞吐量(单位时间执行完毕的指令数)。 (5)求该流水处理器的加速比。

点击查看答案
第4题
在计算机工作时,一个指令周期所包含的四个阶段的顺序正确的是___________。

A.指令译码,取指令,执行指令,存操作结果

B.取指令,指令译码,存操作结果,执行指令

C.取指令,指令译码,执行指令,存操作结果

D.执行指令,取指令,指令译码,存操作结果

点击查看答案
第5题
(12 分)某 16 位计算机中,带符号整数用补码表示,数据 Cache 和指令 Cache 分离。题 44 表给出了指
令系统 中部分指令格式,其中 Rs 和 Rd 表示寄存器,mem 表示存储单元地址,(x)表示寄存器 x 或存储单元 x 的内容。 题 44 表指令系统中部分指令格式

名称

指令的汇编格式

指令功能

加法指令

ADD Rs,Rd

(Rs)+(Rd)->Rd

算术/逻辑左移

SHL Rd

2*(Rd)->Rd

算术右移

SHR Rd

(Rd)/2->Rd

取数指令

LOAD Rd,mem

(mem)->Rd

存数指令

STORE Rs,mem

Rs->(mem)

该计算机采用 5 段流水方式执行指令,各流水段分别是取指(IF)、译码/读寄存器(ID)、执行/计算有效地 址(EX)、访问存储器(M)和结果写回寄存器(WB),流水线采用“按序发射,按序完成”方式,没有采用转发 技术处理数据相关,并且同一寄存器的读和写操作不能在同一个时钟周期内进行。请回答下列问题。 (1)若 int 型变量 x 的值为-513,存放在寄存器 R1 中,则执行“SHL R1”后,R1 中的内容是多少?(用十六进制表 示) (2)若在某个时间段中,有连续的 4 条指令进入流水线,在其执行过程中没有发生任何阻塞,则执行这 4 条指令 所需的时钟周期数为多少? (3)若高级语言程序中某赋值语句为 x=a+b,x、a 和 b 均为 int 型变量,它们的存储单元地址分别表示为[x]、[a]和[b]。该语句对应的指令序列及其在指令流中的执行过程如题 44 图所示。则这 4 条指令执行过程中 I3 的 ID 段和 I4 的 IF 段被阻塞的原因各是什么? (4)若高级语言程序中某赋值语句为 x=x*2+a,x 和 a 均为 unsigned int 类型变量,它们的存储单元地址分别表示 为[x]、[a],则执行这条语句至少需要多少个时钟周期?要求模仿题 44 图画出这条语句对应的指令序列及其在流水 线中的执行过程示意图。

点击查看答案
第6题
假设指令流水线分8个过程段,若每个过程段所需的时间为T,试问完成100条指令共需多少时间?

点击查看答案
第7题
下列关于指令周期的基本概念的说法错误的是___

A.在同一个计算机中,各种指令的指令周期是相同的

B.CPU 每取出并执行一条指令所需的全部时间称为指令周期

C.执行阶段完成执行指令的操作,又称为执行周期

D.在大多数情况下, CPU 是按照“取址—执行—再取址—再执行 … ”的顺序自动工作的

点击查看答案
第8题
在一台单流水线多操作部件的处理机上执行下面的程序,取指令、指令译码各需一个时钟周期,MOVE、ADD
和MUL操作各需要2个、3个和4个时钟周期。每个操作都在第一个时钟周期从通用寄存器中读操作数,在最后一个时钟周期把运算结果写到通用寄存器中。 K: MOVE R1,R0 ;R1←(R0) K+1: MUL R0,R2,R1 ;R0←(R2)*(R1) K+2: ADD R0,R3,R2 ;R0←(R3)+(R2) 画出指令执行的流水线时空图,并计算执行完3条指令共需要多少个时钟周期。

点击查看答案
第9题
用一台每个时钟周期发射两条指令的超标量处理机运行下面一段程序。所有指令都要进行取指(IF)、译码
用一台每个时钟周期发射两条指令的超标量处理机运行下面一段程序。所有指令都要进行取指(IF)、译码(ID)、执行、写结果(WB)4个阶段。其中IF、ID、WB这3个阶段各为一个流水段,其延迟时间都为10 ns。在执行阶段,LOAD操作、AND操作各延迟10 ns,ADD操作延迟20 ns,MUL操作延迟30 ns。这4种功能部件各设置一个,它们可以并行工作。ADD部件和MUL部件都采用流水结构,每一级流水线的延迟时间都是10 ns。 I1 LOAD R0,M(A) ;R0←M(A) I2 ADD R1,R0 ;R1←(R1)+(R0) I3 LOAD R2,M(B) ;R2←M(B) I4 MUL R3,R4 ;R3←(R3)×(R4) I5 AND R4,R5 ;R4←(R4)∧(R5) I6 ADD R2,R5 ;R2←(R2)+(R5) ①请列出程序代码中所有的数据相关及其相关类型。 ②假设所有运算型指令都在译码(ID)流水段读寄存器,在写结果(WB)流水段写寄存器,采用顺序发射、顺序完成的调度方法。画出流水线的时空图,计算执行这个程序所用的时间。

点击查看答案
退出 登录/注册
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改