BCD-七段显示译码器的设计
实验要求
用原理图输入设计法或Verilog HDL文本输入设计法设计BCD-七段显示译码器CT7448电路,建立CT7448的实验模式。通过电路仿真和硬件验证,进一步了解BCD-七段显示译码器CT7448的功能和特性。
设计原理
BCD-七段显示译码器CT7448的元件符号如图所示,D、C、B和A是BCD数输入端(D输入的权值最高),YA、YB、YC、YD、YE、YF和YG是七段译码输出信号。BIN是灭灯输入信号,当BIN=0时,YA、YB、YC、YD、YE、YF和YG均为低电平(无效电平),使被驱动的数码管的七段全部不亮。LTN是灯测试信号输入,低电平有效,当LTN=0时(BIN=1),七段译码输出信号YA、YB、YC、YD、YE、YF和YG均为高电平(有效电平),使被驱动的数码管的七段同时点亮,检查该数码管各段能否正常发光。RBIN是灭零控制输入信号,低电平有效,当RBIN=0(BIN=1)且DCBA=0000(显示“0”的输入数据)时,YA、YB、YC、YD、YE、YF和YG均为低电平(无效电平),使被驱动的数码管的七段全部不亮。RBON是灭零输出,当RBON=0时,作为输出信号控制其他BCD-七段显示译码器的灭零输入RBIN。