首页 > 大学本科> 工学> 电气信息类

题目内容（请给出正确答案）

[主观题]

用下降沿触发的边沿JK触发器和与非门设计一个同步可控进制减法计数器，要求当控制变量为0时为十一进制，当控

制变量为1时为十四进制。

查看答案

如果结果不匹配，请联系老师获取答案

您可能会需要：

重置密码查看订单联系客服

安装优题宝APP，拍照搜题省时又省心！

更多“用下降沿触发的边沿JK触发器和与非门设计一个同步可控进制减法…”相关的问题

第1题

设计一个可控进制的计数器，当输入控制变量M=0时为五进制计数器，M=1时为十三进制

设计一个可控进制的计数器，当输入控制变量M=0时为五进制计数器，M=1时为十五进制计数器。

点击查看答案

第2题

用下降沿触发的边沿D触发器和与非门设计一个同步七进制加法计数器。

用下降沿触发的边沿JK触发器和与非门设计一个同步七进制加法计数器。

点击查看答案

第3题

用下降沿触发的边沿JK触发器和与非门设计一个异步十三进制减法计数器。

点击查看答案

第4题

用下降沿触发的边沿JK触发器和与非门设计一个同步七进制加法计数器。

点击查看答案

第5题

试用74HC161和必要的逻辑门设计一个可控进制的计数器，当输入控制变量M=0时为五进制计数器，M=1时为十三进制

计数器。

点击查看答案

第6题

用JK触发器设计一个如图所示功能的同步计数器。当X=0时，计数器为8421码六进制加法；当X=1时，计数器值为循环码

六进制计数。

点击查看答案

第7题

用下降沿触发的边沿T触发器和与非门设计一个同步十二进制加/减可逆计数器。

点击查看答案

第8题

用D触发器设计一个同步加法计数器，M为进位控制端，当M=1时为三进制计数器，当M=0时为四进制计数器，C为进位输

出端。

点击查看答案

第9题

用下降沿触发的边沿D触发器和与非门设计一个异步七进制加法计数器。

点击查看答案

湖南希赛网络科技有限公司版权所有 ©2001-2024

湘ICP备10203241号-11 营业执照

违法和不良信息举报电话：400-118-7898

举报/反馈/投诉邮箱：deng＃ujigu.com（请将＃替换成@）