题目内容
（请给出正确答案）
图P3.6是用输出端并联的OD门驱动CMOS反相器和与非门的电路。试计算当VDD＝5V时外接电阻RP阻值的合理范围。要求OD门输出的高、低电平满足VOH≥3.5V、VOL≤0.3V。已知OD门G1～G3输出高电平时，每个输出端MOS管的漏电流为IOH(max)＝10μA；输出低电平时，每个输出端MOS管输出电流的最大值为IOL(max)＝4mA，输出低电平VOL≤0.3V。CMOS反相器和与非门每个输入端的高电平输入电流和低电平输入电流最大值均为1μA。
如果结果不匹配，请 联系老师 获取答案
更多“图P3.6是用输出端并联的OD门驱动CMOS反相器和与非门的…”相关的问题
在图P3.5电路中，已知OD门G1、G2输出高电平时输出端MOS管的漏电流为IOH(max)＝5μA；输出电流为IOL(max)＝10mA时，输出低电平为VOL≤0.3V。若取VDD＝5V，试计算在保证VOH≥3.5V、VOL≤0.3V的条件下，外接电阻RP，取值的允许范围。
在图3.9所示电路中，G1和G2是两个OD输出结构的与非门74HC03。74HC03输出端MOS管截止时的漏电流为IOH(max)=5μA；导通时允许的最大负载电流为IOL(max)=5.2mA，这时对应的输出电压VOL(max)=0.33V。负载门G3～G5是3输入端或非门74HC27，每个输入端的高电平输入电流最大值为IIH(max)=1μA，低电平输入电流最大值为IIL(max)=-1μA。试求在VDD=5V，并且满足VOH≥4.4V、VOL≤0.33V的情况下，RL取值的允许范围。
试计算如图所示电路中上拉电阻RL的取值范围。已知OC门输出高电平时的漏电流为IOH=200μA，输出低电平时允许的最大负载电流为ILmax=10mA；TTL或非门的低电平输入电流为IIL=1mA，高电平输入电流为IIH=20μA，VCC'=5V。要求OC门输出的高电平VOH≥3.0V、低电平VOL≤0.3V。
图3.28是用TTL电路驱动CMOS电路的实例，试计算上拉电阻RL的取值范围。TTL与非门在VOL≤0.3V时的最大输出电流为8mA，输出端的T5管截止时有50μA的漏电流。CMOS或非门的高电平输入电流和低电平输入电流的最大值均为1μA。要求加到CMOS或非门输入端的电压满足VIH≥4V，VIL≤0.3V。给定电源电压VDD=5V。
在图P3.17电路中，OC门G1~G3输出高电平时集电极开路三极管的漏电流最大值为IOH(max)＝0.25mA；低电平最大输出电流IOL(max)＝16mA，低电平最大值为VOL(max)＝0.2V。门电路G4~G6的高电平输入电流最大值为IIH(max)＝40μA，低电平输入电流最大值为IIL(max)＝-1.6mA。在满足VOH≥3.6V、VOL≤0.2V的条件下，允许RP的取值范围有多大？
在图3.17所示由74系列或非门组成的电路中，试求门GM能驱动多少同样的或非门。要求GM输出的高、低电平满足VOH≥3.2V，VOL≤0.4V。或非门每个输入端的输入电流为IIL≤-1.6mA，IIH≤40mA。VOL≤0.4V时输出电流的最大值为IOL(max)=16mA，VOH≥3.2V时输出电流最大值为IOH(max)=-0.4mA。GM的输出电阻可忽略。
图是用TTL输出开路门(OC门)电路驱动CMOS电路的实例，试计算上拉电阻RL的取值范围。TTL输出开路与非门在VOL≤0.3V时的最大输出电流为8mA，输出端的VT5晶体管截止时有50μA的漏电流。CMOS或非门的输入电流可以忽略。要求加到CMOS或非门输入端的电压满足VIH≥4V，VIL≤0.3V。给定电源电压VDD=5V。
时的最大输出电流
，输出高电平
时的漏电流
,则上拉电阻的最小值
为 。
A.0.15 kΩ
B.1.2 kΩ
C.60 kΩ
D.930 kΩ
如图题2.10所示是用TTL电路驱动CMOS电路的实例，试计算上拉电阻RL的取值范围。TTL与非门输出为低电平VOL≤0.4V时，允许的最大灌电流为ILM= 8mA，输出为高电平VOH≥3.2V时，输出电流最大值为ION(max)=-0.4mA。CMOS或非门的输入电流可以忽略，电源电压VDD=5V。
