试用集成4位二进制加法计数器74LS161构成十二进制计数器。
(1)用反馈复位法实现。
(2)用反馈置数法实现。
用异步清零端和一个与非门(见图10.79),用反馈归零法将4位二进制加法计数器接成13进制计数器,请将线路图连接画出.
4位二进制加法计数器设计
实验要求
用原理图输入设计法或Verilog HDL文本输入设计法设计4位二进制加法计数器电路,建立4位二进制加法计数器的实验模式。通过电路仿真和硬件验证,进一步了解4位二进制加法计数器的功能和特性。
设计原理
4位二进制加法计数器的元件符号如图所示,CLK是时钟输入端,上升沿有效;CLRN是复位输入端,低电平有效;Q[3..0]是计数器的状态输出端;COUT是进位输出端。
A.同步4位二进制计数器,具有同步清零功能
B.同步4位二进制计数器,具有异步清零功能
C.同步8421BCD十进制计数器,具有异步清零功能
74LS161是同步4位二进制加法计数器,试分析图7-55中的电路是几进制计数器,并画出其状态图。