![](https://static.youtibao.com/asksite/comm/h5/images/m_q_title.png)
[单选题]
一个4位移位寄存器原来的状态为0000,如果串行输入始终为1,则经过4个移位脉冲后寄存器的内容为( )。
A.0001
B.0111
C.1110
D.1111
查看答案
![](https://static.youtibao.com/asksite/comm/h5/images/solist_ts.png)
A.0001
B.0111
C.1110
D.1111
4位右移移位寄存器设计
实验要求
用原理图输入设计法或Verilog HDL文本输入设计法设计4位右移移位寄存器电路,建立4位右移移位寄存器的实验模式。通过电路仿真和硬件验证,进一步了解移位寄存器的功能和特性。
设计原理
4位右移移位寄存器的元件符号如图所示,CLK是时钟输入端,上升沿有效;CLRN是复位输入端,低电平有效;DSR是串行数据输入端;Q[3..0]是4位右移移位寄存器的状态输出端。
图13.15所示寄存器采用串行输入,输入数码为1001,但输出方式有两种,既可串行输出,又可并行输出。试分析:(1)该寄存器是右移寄存器还是左移寄存器?(2)画出前四个CP脉冲时,Q4,Q3,Q2和Q1的波形;(3)说明串行输出和并行输出的方法。