如果结果不匹配，请 
更多“设计校验包括功能仿真、时序仿真和器件测试。()”相关的问题
第2题
FPGA/CPLD设计流程为:原理图/HDL文本输入→（)→综合→适配→（)→编程下载→硬件测试。
A.功能仿真、时序仿真
B.时序仿真，功能仿真
C.功能约束，时序约束
D.时序约束，功能约束
第6题
下列哪个FPGA/CPLD设计流程是正确的？（）
A.原理图/HDL文本输入-＞功能仿真-＞综合-＞适配-＞编程下载-＞硬件测试
B.原理图/HDL文本输入-＞适配-＞综合-＞功能仿真-＞编程下载-＞硬件测试
C.原理图/HDL文本输入-＞功能仿真-＞综合-＞编程下载-＞适配-＞硬件测试
D.原理图/HDL文本输入-＞适配-＞功能仿真-＞综合-＞编程下载-＞硬件测试
第7题
下列那个流程是正确的基于EDA软件的FPGA / CPLD设计流程
A.原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试
B.原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试
C.原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试;
D.原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试
第9题
按仿真电路描述级别的不同，HDL仿真器可以单独或综合完成以下仿真步骤:系统级仿真、行为级仿真、RTL仿真和（)。
A.门级时序仿真
B.数据流仿真
C.行为级仿真
D.寄存器传输级仿真
