题目内容
（请给出正确答案）
[主观题]
输出高电平有效的4-16线译码器的输入ABCD=1010时，输出Y15～Y0=______。
输出高电平有效的4-16线译码器的输入ABCD=1010时，输出Y15～Y0=______。
查看答案
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
输出高电平有效的4-16线译码器的输入ABCD=1010时，输出Y15～Y0=______。
如果结果不匹配，请 联系老师 获取答案
更多“输出高电平有效的4-16线译码器的输入ABCD=1010时，…”相关的问题
2线-4线译码器74Z139的输入为高电平有效，使能输入及输出均为低电平有效。试用74X139构成4线-16线译码器。
3线-8线译码器的设计
实验要求
用原理图输入设计法或Verilog HDL文本输入设计法设计3线-8线译码器CT74138电路，建立CT74138的实验模式。通过电路仿真和硬件验证，进一步了解3线-8线译码器的功能和特性。
设计原理
3线-8线译码器CT74138的元件符号如图所示，3线地址输入端为C、B和A；8线译码输出端为Y7N～Y0N，低电平有效；G1、G2AN和G2BN是使能控制输入端，当G1、G2AN和G2BN为1、0和0时，译码器工作，当它们不是“100”时，译码器被禁止工作，全部输出均为无效电平(高电平“1”)。
设计1个4线-2线优先编码器，要求输入、输出均为高电平有效，试写出用与非门实现的编码器输出的逻辑表达式。
