首页 > 远程教育
题目内容 (请给出正确答案)
[判断题]

一个8位二进制加法计数器,如果输入脉冲频率f=256kHz,此计数器最高位触发器输出脉冲频率为1kHz。()

查看答案
答案
收藏
如果结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能还需要:
您的账号:
发送账号密码至手机
发送
安装优题宝APP,拍照搜题省时又省心!
更多“一个8位二进制加法计数器,如果输入脉冲频率f=256kHz,…”相关的问题
第1题
一个五位二进制加法计数器,由00000状态开始,经过75个输入脉冲后,此计数器的状态为______。
点击查看答案
第2题
计数器电路如图12.19所示。(1)分析各触发器的翻转条件,画出Q3,Q2,Q1的波形;(2)判断是几进制计

计数器电路如图12.19所示。(1)分析各触发器的翻转条件,画出Q3,Q2,Q1的波形;(2)判断是几进制计数器,是加法计数器还是减法计数器,是同步计数器还是异步计数器;(3)如果CP脉冲频率为2000Hz,Q3,Q2,Q1输出的脉冲频率是多少?

点击查看答案
第3题
一个4位二进制加法计数器起始状态为1001,当最低位接收到一个脉冲时,触发器状态为()。

A.0110

B.0100

C.1101

D.1010

点击查看答案
第4题
一个五位的二进制加法计数器,初始状态为00000,问经过201个输入脉冲后,此计数器的状态为______。

A.00111

B.00101

C.01000

D.01001

点击查看答案
第5题
n位异步二进制加法计数器由n个()组成,最低位触发器的时钟端与()相连;如果触发器的时钟是下降
n位异步二进制加法计数器由n个()组成,最低位触发器的时钟端与()相连;如果触发器的时钟是下降

沿有效,则高位触发器的时钟端与相邻低位触发器的()相连;如果是上升沿有效,则与()相连。

点击查看答案
第6题
设计一个采用主从JK触发器组成的同步三位二进制加法计数器。

点击查看答案
第7题
按照触发器翻转是否与计数脉冲同步分类,计数器可以分为()。

A.二进制计数器

B.非二进制计数器

C.同步计数器

D.异步计数器

点击查看答案
第8题
一个六位二进制减法计数器,初始状态为000000,问经过196个输入脉冲后,此计数器的状态为______。

A.100111

B.000100

C.111100

D.111101

点击查看答案
第9题
用D触发器设计一个同步加法计数器,M为进位控制端,当M=1时为三进制计数器,当M=0时为四进制计数器,C为进位输

出端。

点击查看答案
第10题
试用D触发器设计一个异步二进制模8加/减计数器。当控制信号X=0时,计数器进行加法计数,反之做减法计数。
点击查看答案
第11题
试用一片集成四位二进制加法计数器74LS161和一片3/8线译码器74LS138组成一个五节拍顺序脉冲发生器。

试用一片集成四位二进制加法计数器74LS161和一片3/8线译码器74LS138组成一个五节拍顺序脉冲发生器。

点击查看答案
退出 登录/注册
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改