υs(t)之间的关系式.
vS(t)之间的关系式。
在图LT6-14所示电路中,集成运放满足理想化条件.若R2/RL=R4/R3,试证流过负载RL的电流iL与RL值的大小无关.
A.偏置电流越大,表明输出噪声电流越大,叠加在后级输出电阻上的电压也越大
B.偏置电流参数对电路设计没有影响,无需关注
C.偏置电流越大,表明运放驱动能力越强,性能越好
D.实际运放中偏置电流一般为0
在图6-19所示的电路中,集成运放满足理想化条件。若R2/R1=R4/R3,试证流过负载电阻RL的电流iL与RL值的大小无关。