用16K×1位的DRAM芯片构成64K×8位的存储器，设存储器的读写周期为0.5μs，要使CPU在1μs内至少访问存储器一次，问采用哪种刷新方式比较合适？若每行刷新间隔不超过2ms，该方式下刷新信号的间隔是多少？

查看答案

如果结果不匹配，请联系老师获取答案

您可能会需要：

重置密码查看订单联系客服

安装优题宝APP，拍照搜题省时又省心！

更多“用16K×1位的DRAM芯片构成64K×8位的存储器，设存储…”相关的问题

第1题

某机器的寻址空间为64K，数据总线为8位。现有8K×8位SRAM芯片，SRAM有CS和WE控制信号；4K×8位DRAM芯片

，DRAM有CS、wE等控制信号，数据总线是双向。CPU有MERQ、R／W等控制信号(表示低电平有效)。 (1)写出DRAM控制器内部的逻辑部件名称； (2)从0000H开始安排32K×8位SRAM，从A000H安排8K×8位DRAM，画出CPU的DRAM存储器连接电路图(包括74LS138等组成的片选电路、DRAM控制器，DRAM控制器仅要求画出输入、输出信号)； (3)设DRAM读／写周期为0．5μs，CPU在1μs内要访问内存1次或2次，平均1μs访存约1．2次，刷新周期为2ms。有哪几种刷新方式，采用哪种刷新方式比较合理，并说明采用的刷新方式的时间参数和理由。

点击查看答案

第2题

一个1Kx4位的动态RAM芯片,若其内部结构排列成64x64形式，且存取周期为0.1 μs。（1)若采用分散刷新和集中刷新相结合的方式,刷新信号周期应该取多少？（2)若采用集中刷新,则对该存储芯片刷新一遍需多少时间？死时间率是多少？

点击查看答案

第3题

某16位微型机主存地址码为24位，按字节编址，使用1M×1位的DRAM芯片组成，存储周期为0．1μs，请问该机

所允许的最大主存空间是多少？需用多少片DRAM芯片？若采用异步刷新方式，设存储元刷新最大间隔时间不超过8ms，则刷新定时信号的间隔时间是多少？

点击查看答案

第4题

某16位微型机主存地址码为24位，按字节编址，使用1M×1位的DRAM芯片组成，存储周期为0.1us，请问该机

所允许的最大主存空间是多少？需用多少片DRAM芯片？若采用异步刷新方式，设存储元刷新最大间隔时间不超过8ms，则刷新定时信号的间隔时间是多少？

点击查看答案