题目内容
（请给出正确答案）
[单选题]
一个能为Verilog HDL综合器接受，并能作为一个独立的设计单元的完整的Verilog HDL程序称为()。
A.设计输入
B.设计输出
C.设计模块
D.设计结构
查看答案
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
A.设计输入
B.设计输出
C.设计模块
D.设计结构
如果结果不匹配，请 联系老师 获取答案
更多“一个能为Verilog HDL综合器接受，并能作为一个独立的…”相关的问题
A.课程设计
B.单元设计
C.分层设计
D.课时设计
