某计数器中3个触发器输出端Q0、Q1Q2的输出信号波形如图5．4．2所示，由波形图可知该计数器是________

________进制计数器。

某计数器中3个触发器输出端Q0、Q1Q2的输出信号波形如图5．4．2所示，由波形图可知该计数器是__

查看答案

如果结果不匹配，请联系老师获取答案

您可能会需要：

重置密码查看订单联系客服

安装优题宝APP，拍照搜题省时又省心！

更多“某计数器中3个触发器输出端Q0、Q1Q2的输出信号波形如图5…”相关的问题

第1题

试分析下图所示电路是几进制计数器，画出各触发器输出端的波形图。

点击查看答案

第2题

计数器电路如图12.19所示。（1)分析各触发器的翻转条件，画出Q3，Q2，Q1的波形;（2)判断是几进制计

计数器电路如图12.19所示。(1)分析各触发器的翻转条件，画出Q3，Q2，Q1的波形;(2)判断是几进制计数器，是加法计数器还是减法计数器，是同步计数器还是异步计数器;(3)如果CP脉冲频率为2000Hz，Q3，Q2，Q1输出的脉冲频率是多少？

点击查看答案

第3题

74LS293型计数器的逻辑图、外引线排列图和功能表如图10.3.3所示。其中，CP 1、CP2是两个时钟脉冲输

人端:R0(1)和R0(2)是清零输人端，当该两端均为1时，将四个触发器清零。试问:(1)计数脉冲从CP0输入，Q0输出时，是几进制计数器？(2)计数脉冲从CP1输人，Q 3、Q 2、Q1输出时，是几进制计数器？(3)将74LS293接成图10.3.4所示电路时,是几进制计数器？

点击查看答案

第4题

在某计数器的输出端观察到如下图所示的波形，试确定该计数器的模。

点击查看答案

第5题

74LS293型计数器的逻辑图、外引线排列图及功能表如图21-39所示。它有两个时钟脉冲输入端CP0和CP1。试问（1)从CP

74LS293型计数器的逻辑图、外引线排列图及功能表如图21-39所示。它有两个时钟脉冲输入端CP₀和CP₁。试问(1)从CP₀输入，Q₀输出时，是几进制计数器？(2)从CP₁输入，Q₃，Q₂，Q₁输出时，是几进制计数器？(3)将Q₀端接到CP₁端，从CP₀输入，Q₃，Q₂，Q₁，Q₀输出时，是几进制计数器？图中R₀(1)和R₀(2)是清零输入端，当该两端全为1时，将四个触发器清零。

点击查看答案

第6题

74LS293型计数器的逻辑图，外引线排列图及功能表如图21.45所示。它有两个时钟脉冲输入端CP0和CP1。试问：（1)从C

74LS293型计数器的逻辑图，外引线排列图及功能表如图21.45所示。它有两个时钟脉冲输入端CP₀和CP₁。试问：(1)从CP₀输入，Q₀输出时，是几进制计数器？(2)从CP₁输入，Q₃，Q₂，Q₁输出时，是几进制计数器？(3)将Q₀端接到CP₁端，从CP₀输入，Q₃，Q₂，Q₁，Q₀输出时，是几进制计数器？图中R₀₍₁₎和R₀₍₂₎，是清零输入端，当该两端全为1时，将4个触发器清零。

点击查看答案

第7题

用JK主从触发器和任何门电路，设计一个同步时序电路，如图7．2．6（a)所示。Q0、Q1为计数器输出端，F

用JK主从触发器和任何门电路，设计一个同步时序电路，如图7．2．6(a)所示。Q0、Q1为计数器输出端，F为分频输出端，X为控制端，CP为时钟脉冲端。当X=1时，Q0、Q1为加法计数器输出，F为4分频输出。当X=0时，Q0、Q1为减法计数器输出，F输出为1。 (2)把图7．2．6(a)所示时序电路外接若干器件，如图7．2．6(b)所示，试分析这个电路可构成一个几进制的计数器，简要说明理由。