题目内容
（请给出正确答案）
[主观题]
一八选一数据选择器仿真电路图如下图所示,仿真过程中,不管怎么改变数据输入端D7~D0的信号、地址码输入端C、B、A的信号,输出端总是为低电平,请问这是怎么回事？
查看答案
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
如果结果不匹配，请 联系老师 获取答案
更多“一八选一数据选择器仿真电路图如下图所示,仿真过程中,不管怎么…”相关的问题
数据选择器如下图所示，并行输入数据I3I2I1I0=1010，控制端X=0，A1A0的态序为00、01、10、11，试画出输出端L的波形。
4选1数据选择器的设计
实验要求
用原理图输入设计法或Verilog HDL文本输入设计法设计4选1数据选择器电路，建立4选1数据选择器的实验模式。通过电路仿真和硬件验证，进一步了解4选1数据选择器的功能。
设计原理
4选1数据选择器的元件符号如图所示，其中a、b、c和d是4位数据输入端；s1和s0是控制输入端；z是数据输出端。当s1s0=00时，输出z=a；s1s0=01时，z=b；s1s0=10时，z=c：s1s0=11时，z=d。
设接收机输入端的二进制信号码元波形如下图所示，输入端的单边高斯白噪声功率谱密度为n0/2(W/Hz)。
