数码管显示译码器实验中,要在数码管上显示d,右下角小数点点亮,seg[7:0]对应a~g~DP,seg的值应该是()。
A.8’b01111010
B.8’b01111011
C.8’b11111101
D.8’b11111100
A.8’b01111010
B.8’b01111011
C.8’b11111101
D.8’b11111100
用二-十进制编码器、译码器、七段数码管,组成一个1位数码显示电路。当0~9十个输入端中某一个接地时,显示相应的数字。选择合适的器件,画出连线图。
A.当 时,无论其它输入端为何值,七段输出全是高电平,此时共阳极数码管所有笔划段均不亮;
B.当 时,无论其它输入端为何值,七段输出全是低电平,此时共阳极数码管全部被点亮,显示字型“8”;
C.当 , 时,无论D 3 D 2 D 1 D 0 为何值,七段输出全是高电平,数码管全灭,不会显示“0”字型。同时灭0输出控制端 ,它通常与另一个显示译码器的 配合使用;
D.当三个控制端 时,芯片正常工作,根据输入变量的16种取值,驱动数码管显示不同的字型。
BCD-七段显示译码器的设计
实验要求
用原理图输入设计法或Verilog HDL文本输入设计法设计BCD-七段显示译码器CT7448电路,建立CT7448的实验模式。通过电路仿真和硬件验证,进一步了解BCD-七段显示译码器CT7448的功能和特性。
设计原理
BCD-七段显示译码器CT7448的元件符号如图所示,D、C、B和A是BCD数输入端(D输入的权值最高),YA、YB、YC、YD、YE、YF和YG是七段译码输出信号。BIN是灭灯输入信号,当BIN=0时,YA、YB、YC、YD、YE、YF和YG均为低电平(无效电平),使被驱动的数码管的七段全部不亮。LTN是灯测试信号输入,低电平有效,当LTN=0时(BIN=1),七段译码输出信号YA、YB、YC、YD、YE、YF和YG均为高电平(有效电平),使被驱动的数码管的七段同时点亮,检查该数码管各段能否正常发光。RBIN是灭零控制输入信号,低电平有效,当RBIN=0(BIN=1)且DCBA=0000(显示“0”的输入数据)时,YA、YB、YC、YD、YE、YF和YG均为低电平(无效电平),使被驱动的数码管的七段全部不亮。RBON是灭零输出,当RBON=0时,作为输出信号控制其他BCD-七段显示译码器的灭零输入RBIN。